400 milyon dolarlık Powertech yatırımı onaylandı; ASE, AMD Venice paketlemesini tanıttı

Tayvan hükümeti, Powertech Technology’nin Singapur’da yapacağı 400 milyon dolarlık yatırımı onayladı. ASE ise AMD($AMD)’nin yeni nesil sunucu CPU’su Venice için panel tabanlı paketleme çözümünü tanıttı.

Tayvan Ekonomi Bakanlığı Yatırım Komisyonu, 28’inde düzenlenen 36. toplantıda Powertech Technology’nin (6239) XCIP TECHNOLOGIES yatırım teklifini onayladı. Powertech, Broadcom($AVGO) ile ortak bir girişim yürütüyor. İşletmenin faaliyet alanı panel tabanlı gelişmiş paketleme ve montajın yanı sıra nihai test hizmetlerini kapsıyor.

Yarı iletken analiz şirketi SemiAnalysis, 29’unda yayımladığı paylaşımda ASE ile iştiraki Siliconware Precision Industries’in (SPIL) Venice için panel tabanlı paketleme çözümünü tanıttığını aktardı. Paylaşımda ilk üretim hedefi 2027’nin ilk çeyreği olarak belirtildi.

Çözümde ikinci nesil FOEB (Fan-Out Embedded Bridge) teknolojisi kullanılıyor. Köprü teknolojisi, paket içindeki çipleri birbirine bağlıyor.

Panel tabanlı paketlemede yuvarlak wafer yerine kare paneller üzerinde birden fazla yarı iletken işleniyor. Kare panellerin köşelerindeki alan da kullanılabildiğinden, paket boyutu büyüdükçe alanı daha verimli değerlendirme olanağı doğabiliyor.

Ancak panelin büyümesi üretim verimliliğini kendiliğinden artırmıyor. Eğilme, süreç tutarlılığı, hassas hizalama ve verim oranının yönetilmesi gerekiyor.

SemiAnalysis’in Venice örneğinde 310 × 310 mm’lik bir panele 25 ara katman yerleştirilebiliyor. Bu sayı, çapı 300 mm olan yuvarlak bir wafer’daki 22 ara katmandan yaklaşık yüzde 14 fazla.

Bu karşılaştırma, panele yerleştirilebilen ara katman sayısını gösteriyor; bitmiş ürün miktarını, verim oranını veya maliyet tasarrufunu ifade etmiyor.

Daha büyük ara katmanlar varsayıldığında fark artıyor. SemiAnalysis’in sonraki paylaşımında, retikül boyutunun 9,5 katı büyüklüğündeki ara katman örneğinde bir panele 9, bir wafer’a ise 4 parça yerleştirilebildiği belirtildi.

Bu karşılaştırma, daha büyük panelleri işleyebilecek ekipmanların olgunlaşması varsayımına dayanıyor. Bu nedenle yerleşim sayılarındaki fark, seri üretim maliyetinde veya gerçek üretim miktarında üstünlük bulunduğunu tek başına kanıtlamıyor.

ASE, 27 Ağustos’ta yayımladığı teknik dokümanda 310 × 310 mm’lik tam otomatik panel tabanlı paketleme platformunu tanıttı. FOCoS ve FOCoS-Bridge’i destekleyen üretim hattının 2027’nin ilk çeyreğinde faaliyete başlaması planlanıyor.

ASE, wafer süreçlerinin birçok ürün için uygunluğunu koruduğunu belirterek panel sürecini mevcut yöntemin yerine geçecek bir teknoloji değil, onu tamamlayan bir seçenek olarak tanımladı. Şirkete göre kullanılacak süreç; paket boyutu, üretim miktarı ve maliyet gibi koşullara göre değişebilir.

AMD, 21 Mayıs’ta yaptığı açıklamada Venice işlemcisinin üretimini artırma çalışmalarının Tayvan’da başladığını bildirdi. Bu tarih, ASE’nin panel tabanlı paketleme hattı için belirlediği üretim hedefinden farklı.

Daha önce AMD’nin Powertech ile panel tabanlı EFB’yi test ettiği de haberleştirilmişti. Bu kez onaylanan yatırım, Powertech ile Broadcom’un yürüttüğü Singapur girişimiyle ilgili. ASE’nin Venice paketleme çözümü ise bu yatırımdan ayrı bir konu.

Tayvan makamlarının onayı yurt dışı yatırım projesini, ASE’nin 2027’nin ilk çeyreği takvimi paketleme hattının üretim hedefini, AMD’nin açıkladığı üretim artışı ise işlemci üretim aşamasını kapsıyor.